Chip-Future可重构存算芯片技术
Chip-Future可重构存算芯片技术
RISC-AI助力低成本RISC-V芯片的人工智能计算
RISC-AI助力低成本RISC-V芯片的人工智能计算
Robot-AI助力工业智能
Robot-AI助力工业智能
ADAS-AI助力智慧驾驶
ADAS-AI助力智慧驾驶

致力于芯片级智慧加速

Focus on chip level intelligent acceleration

核心技术

        核心产品是先进的存算一体的可重构芯片及技术,可在高于同期ASIC芯片性价比的前提下,兼具AISC的算力与GPU的灵活性。通过可重构技术,产品可以跟随算法进行升级且兼具低成本的优势;通过存算一体的技术,可以有效提升算力降低计算延时,为5G及低延时AI计算提供算力平台。

 

        产品可广泛应用于云计算、自动驾驶、智慧安防等领域。在云计算方向,技术团队正在进行产品原型的优化,并将先进的AI芯片技术和产业客户的需求领域进行结合。目前产品已完成原型验证,正处于小批量产品验证优化阶段。

 

       公司目前提供芯算一体技术服务,协助客户将自有算法结合适用平台进行落地及批量生产。公司目前在RISCV领域以及基于FPGA平台领域,已经协助客户在工业智能、辅助驾驶等方向实现了算法落地,目前在协助更多客户实现算法与硬件平台的结合。

 

       目前公司与RISCV领域的兆易创新、芯来科技、阿里平头哥半导体等企业形成在人工智能领域合作,与兆芯、新松机器人等企业在工业智能化领域展开合作,与北京、上海等地汽车领域技术公司开展智能辅助驾驶方向的项目合作。

可重构存算技术(Reconfigurable Memory Computing )

 

TensorChip的核心是先进的可重构存算芯片技术。其架构超越第三代TPU,算力和灵活性均明显优于通常的AI芯片(ASIC版本)。可在高于同期ASIC芯片性价比的前提下,支持最先进的算法。( 1)‘

1 可重构存算技术

算芯协同压缩加速技术(Algorithm-Chip Co-Compression)

 

TensorChip算芯协同压缩加速技术,可将芯片体现出的算力提升约10倍。由于具备独特的硬解压热压缩技术,其体现的性能与精度明显优于NVIDIA(TensorRT)和Xilinx的压缩技术。( 2

图 2 算芯协同压缩技术

RISC-V /ARM AI加速技术(RISC-V / AMR AI Acceleration)

 

TensorChip的RISC-V /ARM AI加速技术,可将AP的AI算力提升约25倍。( 4,数值视具体算法和AP浮动)

如进一步结合TensorChip的压缩加速技术,可将AI算力提升约50~100倍。(数值视具体算法和AP浮动)

图 3 可支持的加速类型

4提升传统AP至25倍加速能力

本网站由阿里云提供云计算及安全服务